Laboratorio Indie – H2A Comunicación https://h2acomunicacion.cl/cerebrodigital Laboratorio de IA, Tecnología y Comunicación Sat, 31 Jan 2026 01:56:51 +0000 es-CL hourly 1 Módulo de Trazado de Flujo Binario: Inyección Estructural y Evasión de DRM en Game-VMs https://h2acomunicacion.cl/cerebrodigital/2025/12/24/modulo-de-trazado-de-flujo-binario-inyeccion-estructural-y-evasion-de-drm-en-game-vms/ https://h2acomunicacion.cl/cerebrodigital/2025/12/24/modulo-de-trazado-de-flujo-binario-inyeccion-estructural-y-evasion-de-drm-en-game-vms/#respond Wed, 24 Dec 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/12/24/modulo-de-trazado-de-flujo-binario-inyeccion-estructural-y-evasion-de-drm-en-game-vms/ https://h2acomunicacion.cl/cerebrodigital/2025/12/24/modulo-de-trazado-de-flujo-binario-inyeccion-estructural-y-evasion-de-drm-en-game-vms/feed/ 0 Despliegue de ‘Sentinel-Mesh’: Puntos de Control Asíncronos en Hardware Cautivo para Lógica de Juego https://h2acomunicacion.cl/cerebrodigital/2025/12/03/despliegue-de-sentinel-mesh-puntos-de-control-asincronos-en-hardware-cautivo-para-logica-de-juego/ https://h2acomunicacion.cl/cerebrodigital/2025/12/03/despliegue-de-sentinel-mesh-puntos-de-control-asincronos-en-hardware-cautivo-para-logica-de-juego/#respond Wed, 03 Dec 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/12/03/despliegue-de-sentinel-mesh-puntos-de-control-asincronos-en-hardware-cautivo-para-logica-de-juego/ https://h2acomunicacion.cl/cerebrodigital/2025/12/03/despliegue-de-sentinel-mesh-puntos-de-control-asincronos-en-hardware-cautivo-para-logica-de-juego/feed/ 0 Implementación de Redundancia Modular Triple (TMR) en Micro-Servidores de Hardware Reutilizado https://h2acomunicacion.cl/cerebrodigital/2025/11/30/implementacion-de-redundancia-modular-triple-tmr-en-micro-servidores-de-hardware-reutilizado/ https://h2acomunicacion.cl/cerebrodigital/2025/11/30/implementacion-de-redundancia-modular-triple-tmr-en-micro-servidores-de-hardware-reutilizado/#respond Sun, 30 Nov 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/11/30/implementacion-de-redundancia-modular-triple-tmr-en-micro-servidores-de-hardware-reutilizado/ https://h2acomunicacion.cl/cerebrodigital/2025/11/30/implementacion-de-redundancia-modular-triple-tmr-en-micro-servidores-de-hardware-reutilizado/feed/ 0 Protocol-Fluxor-Bypass: Desencriptando Firmware Cerrado https://h2acomunicacion.cl/cerebrodigital/2025/11/09/diseno-y-construccion-de-protocol-fluxor-bypass-desencriptando-firmware-cerrado/ https://h2acomunicacion.cl/cerebrodigital/2025/11/09/diseno-y-construccion-de-protocol-fluxor-bypass-desencriptando-firmware-cerrado/#respond Sun, 09 Nov 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/11/09/diseno-y-construccion-de-protocol-fluxor-bypass-desencriptando-firmware-cerrado/ https://h2acomunicacion.cl/cerebrodigital/2025/11/09/diseno-y-construccion-de-protocol-fluxor-bypass-desencriptando-firmware-cerrado/feed/ 0 Prototipo: Motor Predictivo de Load Balancing (FSA y Monte Carlo) https://h2acomunicacion.cl/cerebrodigital/2025/10/15/prototipo-de-motor-de-equilibrio-de-carga-load-balancing-con-automatas-finitos-y-simulacion-monte-carlo/ https://h2acomunicacion.cl/cerebrodigital/2025/10/15/prototipo-de-motor-de-equilibrio-de-carga-load-balancing-con-automatas-finitos-y-simulacion-monte-carlo/#respond Wed, 15 Oct 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/10/15/prototipo-de-motor-de-equilibrio-de-carga-load-balancing-con-automatas-finitos-y-simulacion-monte-carlo/ https://h2acomunicacion.cl/cerebrodigital/2025/10/15/prototipo-de-motor-de-equilibrio-de-carga-load-balancing-con-automatas-finitos-y-simulacion-monte-carlo/feed/ 0 Construyendo la Matriz Sentinel: Edge IDS con SoCs Wi-Fi Obsoletos y Lógica Mínimal https://h2acomunicacion.cl/cerebrodigital/2025/09/24/construyendo-la-matriz-sentinel-edge-ids-con-socs-wi-fi-obsoletos-y-logica-minimal/ https://h2acomunicacion.cl/cerebrodigital/2025/09/24/construyendo-la-matriz-sentinel-edge-ids-con-socs-wi-fi-obsoletos-y-logica-minimal/#respond Wed, 24 Sep 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/09/24/construyendo-la-matriz-sentinel-edge-ids-con-socs-wi-fi-obsoletos-y-logica-minimal/ https://h2acomunicacion.cl/cerebrodigital/2025/09/24/construyendo-la-matriz-sentinel-edge-ids-con-socs-wi-fi-obsoletos-y-logica-minimal/feed/ 0 Bypass del BIC mediante Debug: Utilidad Flux-Bridge para Acceso a Registros Privilegiados https://h2acomunicacion.cl/cerebrodigital/2025/09/03/bypass-del-bic-mediante-debug-utilidad-flux-bridge-para-acceso-a-registros-privilegiados/ https://h2acomunicacion.cl/cerebrodigital/2025/09/03/bypass-del-bic-mediante-debug-utilidad-flux-bridge-para-acceso-a-registros-privilegiados/#respond Wed, 03 Sep 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/09/03/bypass-del-bic-mediante-debug-utilidad-flux-bridge-para-acceso-a-registros-privilegiados/ https://h2acomunicacion.cl/cerebrodigital/2025/09/03/bypass-del-bic-mediante-debug-utilidad-flux-bridge-para-acceso-a-registros-privilegiados/feed/ 0 Mapeo de Entropía Digital: Un Motor de Auditoría Minimalista para Consumo de Videojuegos https://h2acomunicacion.cl/cerebrodigital/2025/08/29/mapeo-de-entropia-digital-un-motor-de-auditoria-minimalista-para-consumo-de-videojuegos/ https://h2acomunicacion.cl/cerebrodigital/2025/08/29/mapeo-de-entropia-digital-un-motor-de-auditoria-minimalista-para-consumo-de-videojuegos/#respond Fri, 29 Aug 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/08/29/mapeo-de-entropia-digital-un-motor-de-auditoria-minimalista-para-consumo-de-videojuegos/ https://h2acomunicacion.cl/cerebrodigital/2025/08/29/mapeo-de-entropia-digital-un-motor-de-auditoria-minimalista-para-consumo-de-videojuegos/feed/ 0 Módulo de Lógica Secuencial para Bucle de Retención Crítico (LSRC): Ingeniería de Feedback Minimalista https://h2acomunicacion.cl/cerebrodigital/2025/08/08/modulo-de-logica-secuencial-para-bucle-de-retencion-critico-lsrc-ingenieria-de-feedback-minimalista/ https://h2acomunicacion.cl/cerebrodigital/2025/08/08/modulo-de-logica-secuencial-para-bucle-de-retencion-critico-lsrc-ingenieria-de-feedback-minimalista/#respond Fri, 08 Aug 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/08/08/modulo-de-logica-secuencial-para-bucle-de-retencion-critico-lsrc-ingenieria-de-feedback-minimalista/ https://h2acomunicacion.cl/cerebrodigital/2025/08/08/modulo-de-logica-secuencial-para-bucle-de-retencion-critico-lsrc-ingenieria-de-feedback-minimalista/feed/ 0 La Hipótesis: Desafía la Obsolescencia Programada https://h2acomunicacion.cl/cerebrodigital/2025/07/25/la-hipotesis-3/ https://h2acomunicacion.cl/cerebrodigital/2025/07/25/la-hipotesis-3/#respond Fri, 25 Jul 2025 10:00:00 +0000 https://h2acomunicacion.cl/2025/07/25/la-hipotesis-3/ https://h2acomunicacion.cl/cerebrodigital/2025/07/25/la-hipotesis-3/feed/ 0